티스토리

JHSJ_Semi
검색하기

블로그 홈

JHSJ_Semi

myspace98.tistory.com/m

반도체 스터디 blog

구독자
0
방명록 방문하기

주요 글 목록

  • 반도체 면접 정리 #2 MOSFET 반도체 기판 위에 게이트 전극, 유전체, 소스/드레인 전극으로 구성되어 있고 전계에 의해 하부의 반도체 상태를 바꾸어 동작하는 소자. Flat Band: 반도체의 에너지 밴드가 평탄한 상태. 축적: 게이트에 음전압(-)를 인가하면 산화막 -p형 반도체 계면에 정공이 모여 축적되는 상태. 공핍: 게이트에 양전압(+) 인가시 하부 p형 반도체에서 정공을 밀어내어 정공이 없어진 상태. 반전: 게이트에 양전압(+)을 더 크게 증가시키면 반도체 표면에서의 에너지 밴드가 더욱 휘어져 p형 반도체와 산화막 계면에 강하게 반전된 n형층 형성. 증가형 MOSFET의 전류-전압 특성 차단 영역(Cut-off): Vgs = Vth, .. 공감수 1 댓글수 0 2022. 8. 26.
  • 반도체 면접 정리 #1 반도체 에너지 밴드와 밴드 갭 원자 - 원자핵과 전자로 구성 파울리의 베타 원리에 의해 한 에너지 준위에 2개의 전자가 허용된다. 에너지 밴드: 수 많은 원자가 있을 경우 에너지 준위가 중첩이 되고, 파울리의 배타 원리에 의해 원자의 전자가 가질 수 있는 에너지 준위가 미세하게 변하게 되어 에너지 준위가 밴드 형태로 폭을 가지는 현상. 페르미 준위: 절대온도 0K에서 전자들은 가장 낮은 에너지 상태에 존재하는데, 이때 전자의 최대 에너지 값을 페르미 준위라고 한다. 가전자대: 가장 아래쪽에 최외각 전자가 채워진 밴드 전도대: 최외각 전저가 에너지를 얻어 올라올 수 있는 전자가 채워져 있지 않는 위쪽의 에너지 밴드 전도대 최소 에너지 값 - 가전자대 최대 에너지 값 = 에너지 갭 부도체: 밴드 갭이 5eV.. 공감수 1 댓글수 0 2022. 8. 23.
  • 반도체 공정 #8 Deposition - ALD (Atomic Layer Deposition) ALD(Atomic Layer Deposition) 원자층을 번갈아가며 한층씩 증착하는 구조. 반응 기체들이 자기 제한적 반응을 진행한다. (Self-limiting reaction) = 반응물과 표면에서만 반응이 일어나고 반응물 간의 반응은 일어나지 않는다. 화학 흡착(Chemisorption), 표면 반응(Surface Reaction), 부산물 탈착(by-product Desobtion)의 반응을 기본으로 한다. ALD Process 1. Put gas A in to the chamber - Reaction - purge gas A 2. Put gas B in to the chamber - Reaction - purge gas B Each process is independent!! Purge: A.. 공감수 0 댓글수 0 2022. 3. 6.
  • 반도체 공정 #7 Deposition - CVD 이번에는 지난 시간에 이어 Depo 그 두번째 CVD(Chemical Vapor Deposition)을 공부 할 생각이다. CVD(Chemical Vapor Deposition) 기체 상태의 source를 공급하여, 기판 또는 표면에서의 화학반응에 의하여 박막을 형성하는 기술 열 인가 혹은 Plasma를 형성하여 높은 반응성의Radical 생성 기판에서 화학 반응을 일으켜 박막을 형성한다. CVD 반응 Mechanism ①~② : 가스의 유입 확산 Reactant Gas가 들어오고 확산을 통해서 기판 근처 까지 유입 된다. 이때 가스의 Flow는 크게 2가지인 난기류라고 불리는 Turbulance flow와 부드럽게 유입되는 laminar flow가 있고, CVD는 박막의 conformity를 위해서 G.. 공감수 0 댓글수 0 2022. 2. 25.
  • 반도체 공정 #6 Deposition - PVD Thin Film Process (박막 공정의 정의) 박막: 보통 1μm 이하의 얇은 '막'을 의미한다. if) More than 1μm = 후막 Wafer 위에 원하는 원자/분자 단위의 물질을 입혀 원하는 전기적 특성을 지니게 하는 일련의 과정. Depo is spray paticle on wafer!! (Not part section but all surface wafer) So) Need to after Patterning process There are two depo method → 1.CVD (Chemical Vapor Deposition) / 2.PVD (Physical Vapor Deposition) Necessity to make Thin Film (박막의 필요 조건) 1. Great m.. 공감수 0 댓글수 0 2022. 2. 13.
  • 반도체 공정 #5 Ethching Ethching 감광막 현상 공정이 끝난 후 감광막 밑에 길러진 또는 박막들을 공정 목적에 따라 부분적으로 제거하는 기술 감광제에 패턴이 형성된 후, 감강제의 패턴을 실제 박막으로 옮기는 과정이며 불필요한 부분을 제거하는 공정이다. Etching 종류 1. Wet etch 용액성 화학 약품을 이용한다(산or염기, HF dip) Wafer 전면 식각에 주로 사용한다. 생산성이 높고, 비용이 저렴하다. 가공의 정밀도가 낮다. 횡방향으로도 깎이기 때문에 Under cut 이 발생한다. 2. Drt etch 가스 선택과 조절이 쉽다. 이방성, 등방성 식각이 가능하다. 밀착성 유지가 쉽다. 식각의 종말점을 확인, 검출이 가능하다. Etching공정 중요 고려사항 ​ 1. Uniformity: 균일하게 에칭을 진행.. 공감수 0 댓글수 0 2022. 2. 7.
  • 반도체 공정 #4 PhotolithographyⅡ EUV & Process issue +α EUV(Extreme Ultra Violet) 다층 유리를 통한 파장에서 광 및 마스크의 반사를 활용하는 기술로, 극 자외선 파장을 이용 다층 코딩한 거울을 통해 상을 축소시키는 역할 거울은 총 4개로 구성 되며, (Paraboloid1, Ellipsoid2, Plane mirror1 으로 구성되어진다) Chamber안은 진공 상태를 유지시켜 줘야한다. (모든 물질에 흡수가 잘되기 때문에) EUV 사용의 장점 1. λ 감소 → 해상도 극대화 (7nm) 기존의 (Arf + immersion + QPT 는 10nm의 λ 값을 가짐) 2. 작은 횟수의 패터닝으로 구현이 가능하다 → 공정수 대폭감소 EUV 사용의 단점 1. Arf 장비의 2배 가격 2. 흡수를 막기 위해 장비내 진공 상태를 만들어야 한다. 3... 공감수 0 댓글수 0 2022. 2. 2.
  • 반도체 공정 #3 - Photolithography What is Photolithography Mask 상에 설계된 패턴을 웨이퍼 상에 구현하는 기술 Photolithography 순서 1. Pattern이 형성된 mask에 2. mask를 통과하도록 특정한 빛을 조사하여 3. 감광제가 도포되어 있는 wafer 상에 노광 ※필수 구성 요소 - Mask, 빛, 감광제(Photoresist) Mask - wafer에 형성하고자 하는 pattern이 그려진 판 빛 - 감광제의 화학 반응을 일으키는 역할, 특정 파장대 영역의 빛을 사용 감광제 - 특정 파장대 영역 빛 - 광화학 반응, 현상 공정을 통해 Pattern 형성 Photoresist(감광제) 빛을 조사하였을 때 특정한 형태로 분자 구조가 바뀌는 물질 - 특정 현상액에 선택적 용해가 가능 (Wet et.. 공감수 0 댓글수 0 2022. 2. 1.
  • 반도체 공정 #2 - Oxidation Oxidation(산화공정) Furnace를 이용하여 Si 일부를 치환, SiO2를 성장시키는 방법. 고온(600~1200도)에서 Si를 산소(O2)/수증기(H2O)에 노출시키면 얇고 균일한 SiO2 성장가능. Si to SiO2 의 merit 1. 잘자란다 2. 잘붙어있다(Good adhesion) 3. 잘 차단한다 (외부물질) 4. 다른물질 매칭시 잘견딘다. 5. HF로 Selectivity 하게 녹일 수 있다. 6. 절연성이 좋다. 7. Interface defect low (계면에서 결합이 적다.) 8. Duration good (오래 지속) SiO2 사용하는 곳 1. Diffusion mask 2. Surface passivation (보호) 표면에는 dangling bond가 존재하는데 이를 .. 공감수 0 댓글수 0 2022. 1. 30.
  • 반도체 공정 #1- Preview & Clean room 반도체 산업에 있어서 반도체 소자 분석만큼 중요한 과정중 하나인 반도체 공정에 대해 살펴보려고 한다. 반도체는 대표 8대 공정이 존재하는데 크게보면 다음과 같다. 8대 공정은 각 공정 하나하나가 매우 중요한 과정이고, 반도체 관련 기업에 취직하기 위해서는 이 공정들을 자세히 ㅅㄹ펴볼 필요가 있다. Fab 8대 공정에서는 기본적인 소재로 쓰이는 wafer을 준비한 상태로 공정에 들어가며, EDS Test, Assembly, Final test를 거친다. 이들의 최종 목표는 좋은 수율이 발생되게 하는 것이다. Fab 공정의 특징 1. 공정흐름도에 의해 진행 = Step의 수가 수백이다. 2. 8대 공정을 반복적으로 진행한다. 3. 계측과 검사를 하는 step가 존재한다. 4. 작게는 FEOL, BEOL로 크.. 공감수 0 댓글수 0 2022. 1. 29.
  • 반도체 소자 #3 - Thermal generation & Recombination Thermal generation (열생성) 반도체의 가전자대에 있던 전자가 에너지를 받아 전도대로 올라가면 자유롭게 움직일 수 있는 전자와 정공 한 쌍이 만들어진다. 이때 인가된 에너지가 열에너지일 경우 이를 Thermal generation 이라고 부른다. 그리고 단위 시간당 단위체적 내에서 열생성 되는 전자-정공 쌍G를 Thermal generation rate (열생성률)이라 부른다. 이러한 열생성률은 온도에 따라서 변한다. 온도가 올라갈 경우 더 많은 전자가 가전자대에서 전도대로 이동하므로 Thermal generation rate는 증가한다. Recombination (재결합) 재결합(Recombination)은 전자와 정공이 만나서 소멸되는 과정을 뜻한다. 단위시간당 단위체적 내에서 재결합되.. 공감수 0 댓글수 0 2022. 1. 24.
  • 반도체 소자 #2 - Effective mass / Drift / Diffusion 유효질량 전자들이 결정체내에서 이동할 경우에는 자유공간과는 다르게 행동하는데, 이때 전자들은 외부 전계의 힘과 결정체 내에 존재하는 원자들의 주기적 전위로부터 만들어지는 전계에 의한 힘도 받는다. 내부전계효과를 포함시켰을 때의 결정체 속의 전자를 자유공간에서의 질량 m이 아닌 새로운 질량 m*을 가진 고전적 입자로 바꾼다. 이것은 외부전장의 속도(eε)에 대한 뉴턴법칙을 그대로 적용하여 외부전계와 결정체 내에 전자가 받는 힘의 관계를 나타낼 수 있다. 이때 이 질량 m* 속에 내부 전계가 들어 있으며 이 질량을 유효질량 (Effective mass)라고 부른다. 표동운동(Drift motion) 반도체에 전류를 흐르게 하는 두가지 요인이 있는데, 그중 하나인 표동(drift)에 대해 살펴보도록 하겠다. .. 공감수 0 댓글수 0 2022. 1. 21.
  • 반도체 소자 #1 - Introduction Se-mi 반도체 포트폴리오를 준비하면서 반도체 소자에 대한 이해와 반도체 8대 공정에 대해 다룰려고 한다. 가로, 세로 혹은 높이가 각각 일정한 간격으로 규칙성 있게 반복된 구조를 격자라고 부른다. 평면부터 공간까지 n차원의 격자들중 3차원의 격자를 공간격자라 부른다. 이러한 공간격자들의 구조에는 다양한 구조가 존재한다. 1. 다이아몬드 구조 (Si, Ge, C, Sn) 여기서 3축이 직각이고 길이가 모두 같은 입방정을 다룰건데, 그중 각 면의 중심에 원자가 하나 더 존재하는 면심격자의 구조를 하고 있으며, 각 원자 위치에서 결정축에 따라 각 1/4 되는 곳에 새로운 원자가 첨가되어 있을 때의 구조를 다이아몬드 구조라 부른다. 2. Zinc-blende 구조 (GaAs, GaP) 다이아몬드형 격자의 결정을 이루는.. 공감수 0 댓글수 0 2022. 1. 19.
    문의안내
    • 티스토리
    • 로그인
    • 고객센터

    티스토리는 카카오에서 사랑을 담아 만듭니다.

    © Kakao Corp.